ターゲット機能を実装してパソコン用拡張ボードとして使う

# PCIインターフェース回路の

井倉将実

ここでは、付属 FPGA 基板をパソコン用の PCI バスに接続す る方法を解説する. FPGAには、PCIインターフェースのター ゲット機能を実装する. 動作検証を目的として、FPGAが内 蔵するメモリ・ブロックへのアクセスや、スイッチによる割り 込み発行を行う. (編集部)

付属 FPGA 基板は小型なものですが、PCI バス・イン ターフェース機能やメモリ・マップのデバイス・ドライバ 開発の支援には十分に活用できます,本稿では,付属 FPGA 基板を PCI バスに接続する方法を解説します.

筆者が付属 FPGA 基板を PCI バス・インターフェースに 使おうと思いついたのは,

- 長年PCIバス・インターフェースを FPGA で設計してきた
- PCI バス・インターフェースの解説書にHDL コードやデ バイス・ドライバなどが提供されている
- PCI バス・インターフェースを持つ組み込み機器が増え ている
- PCI 関連の開発に手軽に使えるものがほしい

# 表1 設計したPCIバス・インターフェースの機能

PCI コントローラ機能	PCI ターゲット機能
データ・バス幅	32 ビット・データ・バス
動作クロック	33MHz,または66MHz駆動
バースト転送	非対応 . ディスコネクト発行
内蔵機能	8K バイトのSRAM メモリ空間
	(ベース・アドレス0)
	256 バイトの LED/スイッチ/割り込みステー
	タス空間( ベース・アドレス1 )
割り込み	1 系統 . INT A # 使用

と考えたためです、

設計したPCIバス・インターフェースの機能を表1に示 します.

# 1. FPGA 基板と PCI バスをつなぐ

PCIバスは、4系統の割り込みやバス・マスタのすべてを 使用するときには51本、ターゲット機能かつ1系統だけ割 り込みを使用する場合は46本のI/Oピンを必要とします.

付属 FPGA 基板には,2組のユーザ機能拡張コネクタが 用意されています、ここに FPGA のユーザ I/O ピンのうち, 55 本が引き出されています. 従って PCI バス・インター フェースが必要とする信号を付属基板でも確保できること になります.

# ● 付属 FPGA 基板の I/O を PCI バスに接続する

回路図を図1に示します.また,製作した基板を写真1 に示します.

付属 FPGA 基板のユーザI/Oのうち5本は,入力専用ピ ンです.PCIインターフェースのうち,CLK,RST#, IDSEL, PME#, LOCK#は, メイン・ボード側から PCI カード側への信号です. FPGA の入力専用ピンにはこれら の信号を割り当てます.

PME# はFPGA に接続してあるだけで,今回の回路では 使用していません.

PME# はOSを介してCPU が休止状態や低消費電力モー ドに移行するなどの要求を行い,システム全体の電力管理

FPGA, PCI, ターゲット, 割り込み, セットアップ・タイミング, DCM, パリティ

# 総力特集

### 回路設計チュートリアル Part3 付属FPGA基板を使った




図1 付属 FPGA 基板のI/O をPCI バスに接続する回路

付属FPGA基板のI/OとPCIコネクタをつなぐだけである.




写真1 製作した基板の外観

を実現するものです. PCI デバイスに対して電力給電を停 止するということもあります. FPGA は電源がOFF にな ると回路情報が消えてしまいます. 付属 FPGA 基板のよう にROM が未実装の状態では電源ON時に回路情報の書き 込みが必要になるので、電源の ON/OFF は現実的ではあ りません. そのため, FPGA に内蔵したPCIバス・コント ローラを制御するためのコンフィグレーション・レジスタ には,あらかじめPME機能は「使用しない/対応しない」設 定にしています.

LOCK#を用いた排他バス・アクセスは,バス・マスタ 機能を考えるときにのみ必要です、ターゲット機能では単 純に書き込みと読み出しを行うことだけを考えます.

なお, PCIバス・マスタ機能を実現する際には, REQ# とGNT#の2本の信号が必要になります.今回はターゲッ ト機能の設計でしたが、将来バス・マスタ機能にも対応で きるように,これらの信号も接続してあります.

# 2. PCI インターフェース回路の設計

今回 FPGA に実装した回路のブロック図を図2に示しま す.PCIバス・インターフェース部(ターゲット部),ユー ザ・メモリ部, LED/スイッチ制御部を実装しました.

### ● PCIバス・インターフェース回路の設計

PCIバス・インターフェース部の回路とデバイス・ドラ イバ,テスト・プログラムは,書籍で解説されていたも の1をベースに若干の変更を行いました.LED/スイッチ 制御部からバス・インターフェース回路に接続されるス




図2 FPGA に実装する機能

PCIバス・インターフェース部(ターゲット部), ユーザ・メモリ部, LED/ スイッチ制御部を実装した.

イッチの押下による割り込み機能をサポートするために, コンフィグレーション・レジスタ内に割り込みレベル・レ ジスタを実装したことと, PCI Rev.2.3以降にコンフィグ レーション・レジスタ空間に追加されたレジスタ群を実装 したことです.

FPGA内部にはPCIホスト側から自由に読み書きできる 8K バイトのメモリと, 256 バイトの制御用レジスタを搭載 しています(図3). そこで, ベース・アドレス・レジスタ 空間は8Kバイトに設定しました.

これらのメモリをPCIバスのメモリ空間に割り当てるた め, PCI コントロール・レジスタとしてはメモリ空間有効 フラグを実装します.I/O空間有効フラグは実装せず,読 み出し時にはゼロを返します.

# ● メモリ・ブロック機能の実装

32 ビット・バス幅の8K バイト・メモリは, FPGA に内 蔵されているメモリ・ブロック(Block RAM)を利用して 作りました.

メモリ・ブロックを使用するためのテンプレートは, ISE WebPACK に用意されているため, VHDLや Verilog HDLのソース・コードに組み入れることもできます.

リスト1は, PCI バス・インターフェース回路にメモリ・ ブロックを接続する部分の VHDL 記述です.PCI バス・イ ンターフェースの回路が32 ビット・バス幅でアクセスされ るため,メモリも32ビット・バス幅にしています.

しかしPCI デバイスでは,バイト単位のメモリ書き込み も考慮しなければなりません.そこで実際には8ビット・ バス幅のメモリを四つ用意して、それぞれのメモリ書き込

# 付属FPGA基板を使った 回路設計チュートリアル Part3




図3 メモリ・マップとレジスタ

FPGA内部にはPCIホスト側から自由に読み書きできる8Kバイトのメモリと,256バイトの制御用レジスタを搭載している.

み信号にはPCIバスのC/BE#「3:0 1を使っています(**リス \**2).

メモリの読み出し側はC/BE#[3:0]バイト・イネーブル 信号は関係ないので,32ビット単位でデータの読み出しを 行っています.

FPGA 内蔵メモリは,クロックに同期してデータを読み 書きします.そのため,メモリ駆動クロックが必要です. また,読み出し時にアクセス要求を行ってから最低1クロッ ク以上の出力遅延が発生します. 今回の設計は性能追及が 目的ではないため, PCIバス・クロックをそのまま使用し ました.

バス・クロックを2倍か4倍にてい倍して使えば,実質 的には遅延がないメモリ・アクセスが可能です(図4).

# ● LED/スイッチ機能

FPGAにはメモリ空間に割り当てている LED 出力とス イッチ入力の回路を実装しています.LED 出力用に1ビッ トのレジスタを用意しています.

タクタイル・スイッチの入力は,割り込み信号として使 用します、スイッチのチャタリングを考慮したノイズ除去 回路を入れてあります. PCI バス・クロックによるスイッ チ入力の同期化と,スイッチがOFFになるときの立ち上 がりエッジを検出する回路です.動作イメージを図5に示 します. 立ち上がりエッジを検出後, 割り込み回路に割り

込み要求が発生したことを伝えます.

### ● 割り込み回路

割り込み回路では、PCI-INTA#信号への割り込み通達 を行うか行わないかという指示と、タクタイル・スイッチ の押下による割り込みが発生したかどうかを示すレジスタ を用意します,前者が割り込みイネーブル・レジスタで, 後者が割り込みステータス・レジスタです.

LED/スイッチ機能からは、図5で示した立ち上がりの タイミングを検出して、この回路に割り込み要求があった かどうかを通知します、この回路ではこの要求値を保持し て割り込みステータス・レジスタに'1'をセットします.

この割り込みステータス・レジスタはCPU から' 1'を書 き込んでクリアされるか, PCIのバス・リセットが発行さ れるまで値は保存されます.

割り込みイネーブル・レジスタが'1'にセットされてい る場合は, PCI-INTA#信号がアサートされます.

割り込みイネーブル・レジスタかステータス・レジスタ のいずれかのビットをクリアすることで,INTA#がディ アサートされ,割り込み要求クリアとなります.

一般には,割り込みイネーブル・レジスタは'1'にセッ トし続けたまま、割り込みステータス・レジスタをクリア する方法がとられます.

# リスト1 メモリ・ブロックを接続する 部分のVHDL 記述

```
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
library UNISIM;
use UNISIM. VComponents.all;
entity PCI TOP is
      port (
                  ~ 中略 ~
       ) ;
end PCI TOP;
architecture Behavioral of PCI TOP is
                   ~ 中略 ~
component RAM_Block is
      port (
                   CLK
                             : in
                                         std_logic ;
                                         std_logic;
std_logic_vector(15 downto 2);
std_logic_vector(3 downto 0);
std_logic_vector(31 downto 0);
                  RST n
                             : in
                  ADRS
                             : in
                  BE n
                             : in
                  DATA I
                             : in
```


## リスト2 バイト単位のアクセスを実現す るためのVHDL 記述

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
---- Uncomment the following library declaration if instantiating
---- any Xilinx primitives in this code.
library UNISIM;
use UNISIM.VComponents.all;
entity RAM_Block is
     port (
                               std_logic ;
               CLK
                        : in
                                 std_logic ;
               RST n
                        : in
                                 std_logic_vector(15 downto 2);
std_logic_vector(3 downto 0);
               ADRS
                        : in
               BE_n
                        : in
                                 std_logic_vector(31 downto 0);
               DATA I
                        : in
               DATA_O : out std_logic_vector(31 downto 0)
end RAM_Block;
architecture Behavioral of RAM_Block is
                                           // 11 ビットアドレス空間,9 ビットメモリブロックの宣言
      component sram_w11_b9 is
     port (
               clk
                        : IN
                                  std_logic;
               en
                        : IN
                                  std_logic;
               sinit
                        : IN
                                  std_logic;
                                 std_logic_VECTOR(10 downto 0);
std_logic_VECTOR(8 downto 0);
std_logic;
               addr
                        : IN
                       : IN
               din
               we
                                  std logic VECTOR(8 downto 0)
               dout
                       : OUT
      end component ;
               ~ 中略 ~
begin
Control_Equ : process ( CLK )
     if ( CLK'event and CLK = '1' ) then
              SSR <= not RST_n ;
              EN
                        <= not SSR ;
     end if :
end process ;
```

# 付属FPGA基板を使った 回路設計チュートリアル Part3


```
DATA_O
                         : out
                                    std_logic_vector(31 downto 0)
      ) :
end component ;
                ~ 中略 ~
begin
                ~ 中略 ~
                             ***************
u_RAM_Block : RAM_Block
      port map (
                CLK
                                   => int_PCICLK ,
                RST n
                        => RST n ,
                        => MEM_ADRS(15 downto 2) ,
                ADRS
                        => MEM_WE_n( 3 downto 0) ,
=> MEM_DATA_WrPort ,
                BE_n
                DATA I
                DATA_O => MEM_DATA_RdPort
      ) ;
                          <= '0' when ( MEM_CEn = '0' and MEM_OEn = '1' and MEM_WEOn = '0' ) else '1' ;</pre>
      MEM_WE_n(0)
                         <= '0' when ( MEM_CEn = '0' and MEM_OEn = '1' and MEM_WEIn = '0' ) else '1';</pre>
<= '0' when ( MEM_CEn = '0' and MEM_OEn = '1' and MEM_WE2n = '0' ) else '1';
      MEM WE n(1)
      MEM WE n(2)
                          <= '0' when ( MEM_CEn = '0' and MEM_OEn = '1' and MEM_WE3n = '0' ) else '1' ;</pre>
      MEM WE n(3)
               ~ 中略 ~
end Behavioral;
```

```
~ 中略 ~
     RAM_Byte0 : sram_w11_b9
                                                 -- D[07:00]ビット目のメモリブロック宣言
     port map (
              CLK
                       => CLK.
                                                               -- Clock
              sinit
                       => SSR,
                                                               -- Synchronous Set/Reset Input
              EM
                       => EN.
                                                              -- RAM Enable Input
                      => ADRS(12 downto 2),
                                                              -- 11-bit Address Input
              ADDR
                                                              -- 8-bit Data Input
              din
                      => WrDATA_Byte0(8 downto 0),
                                                              -- Write Enable Input
              WE:
                       => WE(0)
                      => RdDATA Byte0(8 downto 0)
                                                               -- 8-bit Data Output
              dout
                                                 -- D[15:08]ビット目のメモリブロック宣言
     RAM_Byte1 : sram_w11_b9
     port map (
                                                               -- Clock
              sinit
                       => SSR,
                                                               -- Synchronous Set/Reset Input
                                                              -- RAM Enable Input
                       => EN,
              ADDR
                      => ADRS(12 downto 2),
                                                              -- 11-bit Address Input
                      => WrDATA_Byte1(8 downto 0),
                                                              -- 8-bit Data Input
              WE
                       => WE(1),
                                                               -- Write Enable Input
              dout
                     => RdDATA Byte1(8 downto 0)
                                                               -- 8-bit Data Output
                                                  -- D[23:16]ビット目のメモリブロック宣言
     RAM_Byte2 : sram_w11_b9
     port map (
              CLK
                       => CLK,
                                                               -- Clock
              sinit
                       => SSR,
                                                               -- Synchronous Set/Reset Input
              EN
                       => EN.
                                                              -- RAM Enable Input
                      => ADRS(12 downto 2),
              ADDR
                                                              -- 11-bit Address Input
                                                              -- 8-bit Data Input
              din
                      => WrDATA_Byte2(8 downto 0),
              WE
                       => WE(2),
                                                               -- Write Enable Input
                      => RdDATA Byte2(8 downto 0)
                                                               -- 8-bit Data Output
              dout
     );
                                                  -- D[31:24]ビット目のメモリブロック宣言
     RAM_Byte3 : sram_w11_b9
     port map (
              CLK
                       => CLK,
                                                               -- Clock
                       => SSR,
              sinit
                                                               -- Synchronous Set/Reset Input
              EN
                       => EN,
                                                              -- RAM Enable Input
              ADDR
                      => ADRS(12 downto 2),
                                                              -- 11-bit Address Input
              din
                       => WrDATA_Byte3(8 downto 0),
                                                              -- 8-bit Data Input
              WE
                      => WE(3),
=> RdDATA_Byte3(8 downto 0)
                                                              -- Write Enable Input
-- 8-bit Data Output
              dout
     );
end Behavioral:
```



# 义4 クロックをてい倍し てアクセスを高速化 する方法

FPGA 内蔵メモリは、 クロックに同期して データを読み書きする ため,読み出し時にア クセス要求を行ってか ら最低1クロック以上 の出力遅延が発生する. バス・クロックを2倍 か4倍にてい倍して使 えば,実質的には遅延 がないメモリ・アクセ スが可能.



### ● 消費リソースはわずか5%

今回設計したPCI ターゲット機能を XC3S250E に実装し た結果,消費したリソースは全体の5%程度でした.9割 以上の空き領域は,自由に使用できます。

# 3. FPGA による PCI インターフェース 設計の利点

FPGA を PCI バス・インターフェース設計に応用して便 利になった例を紹介します.




図5 スイッチによる割り込み発行プロセス

スイッチ入力の同期化を行い、スイッチがOFFになるときの立ち上がリエッ ジを検出する.

## ● PCI セットアップ・タイミング仕様の確保

付属 FPGA 基板に搭載の Spartan-3E などの FPGA は, 内部に DCM というクロック管理機能が搭載されています. この DCM をうまく利用すると、PCI バス・インターフェー スで規定されている厳しいタイミング仕様を満たしやすく なります.

PCIバス・インターフェース規格 Rev2.3 では,33MHz と66MHzの2種類のタイミング仕様が規定されています. このうちの66MHzのタイミング仕様であれば,入力信号 の最小セットアップ時間はわずかに3nsです.FRAME# やIRDY#のようにPCIホスト・デバイスからの信号を FPGA が受け取って内部で使用するまでに、わずかに3ns しかないという意味になります.

複雑な制御条件が入っている PCI バス規格では, FPGA の入力 I/O パッド内にある同期フリップフロップが使えま せん(図6). このために, I/Oパッドの遅延とパッドから 内部論理セルまでの配線遅延, さらに論理セル+フリップ フロップのセットアップ時間の合計値が, 3ns を越えない ように設計する必要があります.この数値はFPGAではそ うとう厳しい要求です.

DCM を使えば、クロックの位相調整が可能です、256分 の1の分解能で、FPGA内部のクロックを遅らせたり進め ることが可能です、この機能により、セットアップ時間を 確保できるようになります.

今回の設計では,FRAME#信号を使う回路の信号経路

# 総力特集

# 付属FPGA基板を使った 回路設計チュートリアル Part3

が4.8nsのセットアップ時間を要求しました、1.8ns だけ多 くなります.これは,66MHzの1周期を256分割した値と 比較すると,約31/256になります.

よって, DCM の設定を以下のように行うことで, 1.8ns ずれた内部クロックを作り出すことができるようになり ます.

- CLKOUT\_PHASE\_SHIFT を FIXED に設定する
- PHASE\_SHIFT 値を31 に設定する
- CLK0 から CLKFB に内部フィードバックする. CLK0 出力はそのまま内部の回路駆動用PCIバス・クロックと して使用する

DCM による位相シフトは,ディジタル制御されたもの なので,高い精度で行えます.しかし,入力されるクロッ クに大きなジッタが存在すると, そのまま位相シフトした 結果にも影響を及ぼすことになります. 入力されるクロッ クにはデューティ比が 0.5,かつ 300ps 以下のクロック・ ジッタが要求されます. PCI バス・インターフェースの規 格に完全準拠したクロック・ソースであれば、この数値は 満たしているので、DCMを安心して使用できます、

## ● パリティ付き内蔵メモリで信頼性を高める

昨今のシステムは動作中における信頼性の確保が重要で あり、FPGA内部のメモリといえども正しくデータが保持 されていることが重視されます、PCIバス信号にもPAR (パリティ)信号が用意されており、データ・フェーズ中に ADバスから1クロック遅れて奇数パリティ信号が出力さ れます.

付属 FPGA 基板の Spartan-3E は、パリティに対応した メモリ・ブロックを持ちます、よって、ホストから出力さ れたデータを書き込む際には, PCIバス信号の PAR 信号 と, FPGA内部で計算したパリティ信号を比較して一致し ていることを確認してからデータとパリティを書き込むこ とが可能です.

読み出し時にはメモリから読み出したデータとパリティ を比較して正しいことを確認してからバスに出力します.




図6 セットアップ時間を確保しにくい理由

複数の信号の組み合わせ論理が必要なので,I/Oパッド内のレジスタを活用 できない。

エラーがあった場合には直ちにその状態を把握して PERR#(パリティ・エラー検出)信号をアサートし、シス テム管理側にエラーを通達します.

高い信頼性が要求されるシステムでは、パリティを活用 すべきと筆者は考えます.

# 参考・引用\*文献

(1) Interface 編集部編:改訂新版 PCI デバイス設計入門, TECH-I Vol.25, CQ 出版社.

# いくら・まさみ アヴネット ジャパン(株)

### <筆者プロフィール> -

井倉将実. 来栖川電工, ひびきのシステムラボ, ライトイメージ の取締役を経て,2006年11月にアヴネットジャパンに入社.技 術専門誌にPCI, USB, PCMCIA などのバス・インターフェー スやFPGA を応用した製品開発事例の執筆を行う.ここ数年は, 日本貿易振興機構(JETRO)とともにタイ/フィリピンへ組み込 みシステムスペシャリストとして現地日本企業雇用者向けの技術 移転や教育カリキュラムの考案/作成に尽力する.1970年代東京 生まれ.

Design Wave Mook

好評発売中

動作原理、設計・製造工程から応用事例まで

# MEMS 開発&活用スタートアッフ

ジ 定価 2,520 円(税込) JAN9784789837163

CQHH版社 〒170-8461 東京都豊島区巣鴨1-14-2 販売部 ☎ (03)5395-2141 振替 00100-7-10665